2nd part looks good now, except the button thing
authorPaul Kocialkowski <contact@paulk.fr>
Sat, 9 May 2015 19:15:25 +0000 (21:15 +0200)
committerPaul Kocialkowski <contact@paulk.fr>
Sat, 9 May 2015 19:15:25 +0000 (21:15 +0200)
applications-logiques.tex
images/alternateur.eps [new file with mode: 0644]
images/demiadd.png
images/induction.eps [new file with mode: 0644]
images/ne555-systemes.png

index 81f7b1c..03dd01b 100644 (file)
@@ -7,18 +7,18 @@ On s'intéresse particulièrement aux interactions entre les montages électroni
 \label{systemes-logiques}
 Dans les systèmes électroniques logiques, l'information est représentée par des grandeurs électriques prenant la forme de valeurs discrètes\notecitepage{Tocci}{4}. On définit alors deux états en chaque point du circuit, correspondants à la présence de la grandeur considérée (une tension, un courant) : c'est l'état logique \emph{haut} ou en son absence : l'état logique \emph{bas}.\\
 
-On parle de système \emph{analogique} (par opposition à système logique) lorsque les grandeurs représentant l'information varient de manière continue (une infinité de valeurs est possible).\\
+On parle de système \emph{analogique} (par opposition à système logique) lorsque les grandeurs qui représentent l'information varient de manière continue (une infinité de valeurs est possible).\\
 Pourtant, il n'y a pas de différence fondamentale du point de vue électrique entre un système logique et un système analogique : c'est bien l'interprétation que l'on porte aux différents états possibles qui donne sens à l'information.\\
 
-Ainsi, dans la pratique, on définit un état logique en un point à partir de la tension mesurée en ce point (par rapport à la masse, le $0$ V du générateur). Les tensions correspondantes à chaque état logique sont spécifiques à la technologie des composants utilisés, il en existe plusieurs sortes et les deux plus répandues sont le TTL\notetrad{Transistor-Transistor Logic}{logique transistor-transistor}, qui utilise des transistors bipolaires et le CMOS\notetrad{Complementary Metal Oxide Semiconductor}{Semi-conducteur à complémentarité métal-oxide}, qui utilise des transistors à effet de champ. Pour la technologie TTL, les tensions d'alimentation sont de l'ordre de 5V. Ainsi, on attribue l'état bas à un intervalle de tensions proche de $0$ V ( de $0$ V à $0,8$ V) et l'état haut à une autre intervalle, proche de $5$ V (de $2$ V à $5$ V). L'intervalle de tensions entre $0,8$ V et $2$ V ne représente donc pas d'état logique défini.\\
+Ainsi, dans la pratique, on définit un état logique en un point à partir de la tension mesurée en ce point (par rapport à la masse, le $0$ V du générateur). Les tensions correspondantes à chaque état logique sont spécifiques à la technologie des composants utilisés, il en existe plusieurs sortes et les deux plus répandues sont le TTL\notetrad{Transistor-Transistor Logic}{logique transistor-transistor}, qui utilise des transistors bipolaires et le CMOS\notetrad{Complementary Metal Oxide Semiconductor}{Semi-conducteur à complémentarité métal-oxide}, qui utilise des transistors à effet de champ. Pour la technologie TTL, les tensions d'alimentation sont de l'ordre de 5V. Ainsi, on attribue l'état bas à un intervalle de tensions proche de $0$ V (de $0$ V à $0,8$ V) et l'état haut à un autre intervalle, proche de $5$ V (de $2$ V à $5$ V). L'intervalle de tensions entre $0,8$ V et $2$ V ne représente donc pas d'état logique défini.\\
 
-Cette représentation dite logique de l'information présente de nombreuses applications. En effet, elle permet tout d'abord de représenter des nombres sous la forme de quantités discrètes : on parle alors de bits\notecitepage{Tocci}{10}. Un \emph{bit} représente l'unité fondamentale d'un système de numération ne pouvant prendre que deux valeurs possibles (les états logiques haut et bas), c'est à dire de la base 2. Afin de représenter des nombres plus grands que 1 (le nombre maximal représentable sur un bit), on forme des ensembles de bits (de la même manière que l'on forme des ensembles de chiffres allant de 0 à 9 pour représenter un nombre supérieur à 9 en base 10). Chaque bit porte un poids, c'est à dire qu'il représente une puissance de 2 plus ou moins élevée. Par exemple, dans la notation $\overrightarrow{101}$ en base 2, le bit de droite porte un poids 0 (il représente l'unité), le bit du milieu un poids 1 (il représente $2^1$) et le bit de gauche un poids 2 ($2^2$). On lit alors la valeur numérique en base 10 : $1 \cdot 1 + 0 \cdot 2^1 + 1 \cdot 2^2 = 5$. Un ensemble de 8 bits est appelé un \emph{octet} (ou \textit{byte} en anglais).\\
+Cette représentation dite \emph{logique} de l'information présente de nombreuses applications. En effet, elle permet tout d'abord de représenter des nombres sous la forme de quantités discrètes : on parle alors de bits\notecitepage{Tocci}{10}. Un \emph{bit} représente l'unité fondamentale d'un système de numération ne pouvant prendre que deux valeurs possibles (les états logiques haut et bas), c'est à dire de la base 2. Afin de représenter des nombres plus grands que 1 (le nombre maximal représentable sur un bit), on forme des ensembles de bits (de la même manière que l'on forme des ensembles de chiffres allant de 0 à 9 pour représenter un nombre supérieur à 9 en base 10). Chaque bit porte un poids, c'est à dire qu'il représente une puissance de 2 plus ou moins élevée. Par exemple, dans la notation 101 en base 2, le bit de droite porte un poids 0 (il représente l'unité), le bit du milieu un poids 1 (représente $2^1$) et le bit de gauche un poids 2 (représente $2^2$). On lit alors la valeur numérique en base 10 : $1 \cdot 1 + 0 \cdot 2^1 + 1 \cdot 2^2 = 5$. Un ensemble de 8 bits est appelé un \emph{octet} (ou \textit{byte} en Anglais).\\
 
 Cette représentation se révèle particulièrement efficace pour effectuer des opérations sur ces nombres ou simplement les représenter : on peut aisément associer à chaque point du circuit représentant un bit, une LED dont l'état (allumé ou éteint) traduit directement l'état logique du bit (haut ou bas).
 
 \subsection{Algèbre de Boole et portes logiques}
 \label{portes-logiques}
-Comme tout circuit électronique, un circuit logique effectue certaines opérations sur les grandeurs fournies en entrée : il s'agit alors d'opérations sur les valeurs logiques. On parle véritablement de système logique dès lors qu'il est possible d'appliquer certaines opérations logiques fondamentales à ces grandeurs. Ces opérations fondamentales sont les suivantes : le ET logique (conjonction), le OU logique (disjonction) et le NON logique (négation). On peut représenter l'action de chaque opération au travers d'une table de vérité, tableau mettant en relation les valeurs logiques possibles d'entrée et les sorties correspondantes (entrées $A$ et $B$, sortie $S$) :
+Comme tout circuit électronique, un circuit logique effectue certaines opérations sur les grandeurs fournies en entrée : il s'agit alors d'opérations sur les valeurs logiques. On parle véritablement de système logique dès lors qu'il est possible d'appliquer certaines opérations logiques fondamentales à ces grandeurs. Ces opérations fondamentales sont les suivantes : le ET logique (conjonction), le OU logique (disjonction) et le NON logique (négation). On peut représenter l'action de chaque opération au travers d'une table de vérité, tableau mettant en relation les valeurs logiques possibles en entrée et les sorties correspondantes (entrées $A$ et $B$, sortie $S$) :
 
 \begin{table}[!h]
 \hfill
@@ -62,9 +62,9 @@ A & S \\
 \caption{Tables de vérité pour les opérations ET, OU et NON}
 \end{table}
 
-Le formalisme de ces opérations est établi au travers de l'algèbre de Boole, qui caractérise ces relations entre des variables dites \emph{booléennes} de valeur 0 ou 1, auxquelles correspondent donc les états logiques haut et bas. Les tables de vérité sont une représentation de la logique booléenne. On peut également construire des équations booléennes, avec les opérateurs fondamentaux $\cdot$ pour l'opération ET, $+$ pour l'opération OU et le trait de surlignage pour l'opération NON (également dite inverse). Par exemple, l'équation $S = A \cdot B$ indique que la sortie S résulte de l'opération logique A ET B.\\
+Le formalisme de ces opérations est établi au travers de l'algèbre de Boole, qui caractérise ces relations entre des variables dites \emph{booléennes} de valeurs 1 ou 0, auxquelles correspondent donc les états logiques haut et bas. Les tables de vérité sont une représentation de la logique booléenne. On peut également construire des équations booléennes, avec les opérateurs fondamentaux $\cdot$ pour l'opération ET, $+$ pour l'opération OU et le trait de surlignage pour l'opération NON (également dite inverse). Par exemple, l'équation $S = A \cdot B$ indique que la sortie S résulte de l'opération logique A ET B.\\
 
-Les opérations fondamentales de l'algèbre booléenne sont implémentées sous la forme de composants électroniques appelés \emph{portes logiques}. On peut également les associer (bout à bout) pour obtenir d'autres fonctions logiques telles que le NON-ET ($S=\overline{A \cdot B}$) : porte ET suivie d'une porte NON, le NON-OU/NI ($S=\overline{A+B}$) : porte OU suivie d'une porte NON ou encore le OU EXCLUSIF ($S = A \oplus B$) : association plus complexe. On parle alors de logique combinatoire : les portes logiques sont combinées pour obtenir un résultat particulier. Il est ainsi possible de réaliser des circuits logiques effectuant des opérations mathématiques telles qu'une addition (binaire). On pourra exprimer cette opération avec l'algèbre de Boole et utiliser certaines méthodes pour éventuellement simplifier l'expression (et donc utiliser moins de composants).\\
+Les opérations fondamentales de l'algèbre booléenne sont implémentées sous la forme de composants électroniques appelés \emph{portes logiques}. On peut également les associer (bout à bout) pour obtenir d'autres fonctions logiques telles que le NON-ET ($S=\overline{A \cdot B}$) : porte ET suivie d'une porte NON, le NON-OU/NI ($S=\overline{A+B}$) : porte OU suivie d'une porte NON ou encore le OU EXCLUSIF ($S = A \oplus B$) : association plus complexe. On parle alors de logique combinatoire : les portes logiques sont combinées pour obtenir un résultat particulier. Il est ainsi possible de réaliser des circuits logiques effectuant des opérations mathématiques telles qu'une addition (binaire). On pourra exprimer cette opération avec l'algèbre de Boole et utiliser certaines méthodes pour éventuellement en simplifier l'expression (et donc utiliser moins de composants).\\
 
 Les portes logiques sont schématisées de manière standard par les symboles suivants :
 \begin{figure}[!h]
@@ -148,11 +148,11 @@ Les bascules les plus fondamentales sont appelées bascules RS (pour \textit{Res
 \caption{Bascules RS à base de portes logiques}
 \end{figure}
 
-On remarque en étudiant ces bascules qu'un état haut placé sur $S$ (ou un état bas placé sur $\overline{S}$) force un état haut à la sortie $Q$ (quel que soit l'état précédent de $Q$), qui est maintenu même après que l'impulsion initiale sur $S$ ait disparue. De même, un état haut placé sur $R$ (ou un état bas placé sur $\overline{R}$) force un état bas à la sortie $Q$ : il s'agit des fonctions permettant de faire passer la bascule dans un état haut (Set) ou dans un état bas (Reset).\\
+On remarque en étudiant ces bascules qu'un état haut placé sur $S$ (ou un état bas placé sur $\overline{S}$) force un état haut à la sortie $Q$ (quel que soit l'état précédent de $Q$), qui est maintenu même après que l'impulsion initiale sur $S$ a disparue. De même, un état haut placé sur $R$ (ou un état bas placé sur $\overline{R}$) force un état bas à la sortie $Q$ : il s'agit des fonctions permettant de faire passer la bascule dans un état haut (Set) ou dans un état bas (Reset).\\
 
 Les bascules à base de NON-ET sont dites à \emph{état bas actif}, puisque leurs entrées sont en fait les inverses de Set et Reset : c'est donc un état logique bas qui impose l'état de la sortie $Q$. Par ailleurs, la sortie $\overline{Q}$ est systématiquement l'inverse de l'état de la sortie $Q$.\\
 
-On remarque également qu'une combinaison d'états est indéfinie : lorsque les deux entrées $R$ et $S$ sont portées à un état haut (ou que les deux entrées $\overline{S}$ et $\overline{R}$ sont portées à un état bas). Au contraire, quand les deux entrées $R$ et $S$ sont à un état bas (ou que les deux entrées $\overline{S}$ et $\overline{R}$ sont à un état haut), la bascule perpétue dans son état précédent : c'est la fonction de mémorisation.\\
+On remarque également qu'une combinaison d'états est indéfinie : lorsque les deux entrées $R$ et $S$ sont portées à un état haut (ou que les deux entrées $\overline{S}$ et $\overline{R}$ sont portées à un état bas). Conceptuellement, c'est le cas où on donne au circuit deux instructions contradictoires. Au contraire, quand les deux entrées $R$ et $S$ sont à un état bas (ou que les deux entrées $\overline{S}$ et $\overline{R}$ sont à un état haut), la bascule perpétue dans son état précédent : c'est la fonction de mémorisation.\\
 
 Synthétiquement, on résumé les états possibles pour la bascule RS dans le tableau \ref{verite-rs}, avec les entrées $R$ et $S$ adaptées à la bascule à base de NON-OU/NI et les entrées $\overline{R}$ et $\overline{S}$ adaptées à la bascule à base de NON-ET.
 
@@ -236,7 +236,7 @@ On propose une solution de synchronisation en deux temps, où la valeur d'entré
 \caption{Solution de synchronisation proposée}
 \end{figure}
 
-On utilise deux bascules RS asynchrones, simples à réaliser et au fonctionnement bien connu. On synchronise alors la première bascule sur le temps haut de l'horloge avec deux portes ET reliées à $H$ sur les entrées $R$ et $S$, on relie l'entrée du montage à la porte ET reliée à l'entrée $S$ de la bascule et on relie l'inverse de l'entrée du montage pour la porte ET reliée à l'entrée $R$ de la bascule. De fait, l'état de l'entrée est recopié en sortie de la bascule pendant l'état haut de l'horloge et reste inchangé pendant le temps bas. On y associe alors une seconde bascule synchronisée de la même façon mais sur l'état bas de l'horloge (avec deux portes ET reliées à $\overline{H}$) et on relie la sortie $Q$ (resp. $\overline{Q}$ de la première bascule à l'entrée $S$ (resp. $R$) (au travers des portes ET). De fait, pendant le temps bas de l'horloge, l'état intermédiaire de sortie de la première bascule (qui est inchangé) est recopié en sortie par la seconde bascule, qui restera alors inchangée pendant le temps haut, ce qui fournit le résultat attendu. Il s'agit d'une technique d'utilisation des bascules avec sensitivité aux états logiques de l'horloge\notecite{CoursLogique}.\\
+On utilise deux bascules RS asynchrones, simples à réaliser et au fonctionnement bien connu. On synchronise alors la première bascule sur le temps haut de l'horloge avec deux portes ET reliées à $H$ sur les entrées $R$ et $S$, on relie l'entrée du montage à la porte ET reliée à l'entrée $S$ de la bascule et on relie l'inverse de l'entrée du montage pour la porte ET reliée à l'entrée $R$ de la bascule. De fait, l'état de l'entrée est recopié en sortie de la bascule pendant l'état haut de l'horloge et reste inchangé pendant le temps bas. On y associe alors une seconde bascule synchronisée de la même façon mais sur l'état bas de l'horloge (avec deux portes ET reliées à $\overline{H}$) et on relie la sortie $Q$ (respectivement $\overline{Q}$) de la première bascule à l'entrée $S$ (respectivement $R$) (au travers des portes ET). De fait, pendant le temps bas de l'horloge, l'état intermédiaire de sortie de la première bascule (qui est inchangé) est recopié en sortie par la seconde bascule, qui restera alors inchangée pendant le temps haut, ce qui fournit le résultat attendu. Il s'agit d'une technique d'utilisation des bascules avec sensitivité aux états logiques de l'horloge\notecite{CoursLogique}.\\
 
 On considérera ici que les temps de propagation des signaux sont négligeables, de sorte que les états $H$ et $\overline{H}$ sont identiques en tous points du circuit. Si ce n'est pas exactement rigoureux, les temps nécessaires aux bascules pour changer d'état, toujours supérieurs aux temps de propagation des signaux\notecitepage{Tocci}{187} pourront jouer en notre faveur et éviter que, même dans le cas où on a effectivement  $H = \overline{H}$, le circuit recopie directement l'entrée à la sortie.
 
@@ -245,33 +245,34 @@ On considérera ici que les temps de propagation des signaux sont négligeables,
 On conçoit alors un premier montage qui utilise directement cette solution de synchronisation pour la rétroaction des bits $D_0$ et $D_1$. On a alors un additionneur pour chaque bit (et on ne s'intéresse pas à la porte ET qui amène au calcul de $D_2$. Le détail du schéma logique est reporté en annexe \ref{incrementation}. Comme l'addition est effectuée sur chaque bit en un temps d'horloge, on incrémente effectivement le compteur d'une unité par cycle d'horloge : c'est le résultat attendu.\\
 Cependant, on peut directement simplifier le montage avant de le réaliser : la porte OU EXLUSIF de l'additionneur du bit $D_0$ avec une entrée à $1$ est simplifiable en NON, on se retrouve alors avec une double inversion que l'on peut supprimer. Une inversion simple du bit $D_0$ peut directement être obtenue avec la sortie $\overline{Q}$ de la dernière bascule. De même, la porte ET de l'additionneur du bit $D_0$ avec une entrée à $1$ recopie l'entrée et peut-être supprimée. On peut formellement démontrer ces simplifications dans l'algèbre booléenne en utilisant des méthodes systématiques telles que les diagrammes de Karanaugh\notecitepage{Tocci}{108}. Le détail du schéma logique simplifié est détaillé en annexe \ref{incrementation-simplifie}.\\
 
-Dans un premier temps, le circuit a été mis en œuvre en réalisant les portes logiques à l'aide de composants électroniques fondamentaux tels que les résistances, diodes et transistors (on parle de logique DTL\footnote{Diode-Transistor Logic en Anglais, ou logique diode-transistor en Français}). Vu la quantité de composants nécessaires et la place requise, seul l'étage d'addition du bit $D_0$ a été réalisé, qui permet de valider la solution de synchronisation. Par ailleurs, cette expérience a été réalisée alors qu'aucun circuit de génération d'horloge n'était disponible : l'horloge a donc été émulée par un bouton poussoir relié à un état logique haut. La sortie est représentée par une LED, allumée pour signifier un état haut et éteinte pour un état bas. Une photographie du montage réalisé est reportée en annexe \ref{compteur-experimental}.\\
+Dans un premier temps, le circuit a été mis en œuvre en réalisant les portes logiques à l'aide de composants électroniques fondamentaux tels que les résistances, diodes et transistors (on parle de logique DTL\notetrad{Diode-Transistor Logic}{logique diode-transistor}). Vu la quantité de composants nécessaires et la place requise, seul l'étage d'addition du bit $D_0$ a été réalisé, qui permet de valider la solution de synchronisation. Par ailleurs, cette expérience a été réalisée alors qu'aucun circuit de génération d'horloge n'était disponible : l'horloge a donc été émulée par un bouton poussoir relié à un état logique haut. La sortie est représentée par une LED, allumée pour signifier un état haut et éteinte pour un état bas. Une photographie du montage réalisé est reportée en annexe \ref{compteur-experimental}.\\
 
-Les premiers résultats indiquent que le circuit se comporte comme prévu, mais présente sporadiquement une anomalie : la LED clignote très rapidement au relâchement du bouton et indique l'état inverse à l'état attendu. Afin d'étudier le problème, on utilise un analyseur logique qui va enregistrer l'état de plusieurs points du circuit ($H, \overline{H}, Q,\overline{Q}, D_0, \overline{D_0}$)\footnote{$Q$ représente la sortie de la première bascule du circuit de synchronisation.} à une fréquence maximum de $24$ MHz. On effectue la capture en utilisant le logiciel \bsc{PulseView}, faisant partie de la suite d'outils libres Sigrok. Le chronogramme obtenu est reporté en annexe \ref{chronogramme-compteur} et on y observe l'anomalie après $1800$ ms. Un agrandissement de la zone en question, reporté en annexe \ref{chronogramme-compteur-bouton} permet de constater de très rapides oscillations du signal d'horloge : la partie logique du circuit se comporte finalement correctement, mais en des temps trop cours pour que l'on puisse l'observer. On émet l'hypothèse que cette gigue\footnote{fluctuation parasite rapide du signal} est le résultat d'un phénomène d'oscillation mécanique lié au bouton poussoir, ce qui sera jugé comme vraisemblable par M. Lebret, professeur d'électronique à l'ENSEIRB-MATMECA. Il s'agit du phénomène de rebonds mécaniques, très courant lorsque l'on utilise de tels boutons.\\
+Les premiers résultats indiquent que le circuit se comporte comme prévu, mais présente sporadiquement une anomalie : la LED clignote très rapidement à l'appui ou au relâchement du bouton et indique l'état inverse à l'état attendu. Afin d'étudier le problème, on utilise un analyseur logique qui va enregistrer l'état de plusieurs points du circuit ($H, \overline{H}, Q,\overline{Q}, D_0, \overline{D_0}$)\footnote{$Q$ représente la sortie de la première bascule du circuit de synchronisation.} à une fréquence maximum de $24$ MHz. On effectue la capture en utilisant le logiciel \bsc{PulseView}, faisant partie de la suite d'outils libres \bsc{Sigrok}. Le chronogramme obtenu est reporté en annexe \ref{chronogramme-compteur} et on y observe l'anomalie après $1800$ ms. Un agrandissement de la zone en question, reporté en annexe \ref{chronogramme-compteur-bouton} permet de constater de très rapides oscillations du signal d'horloge : la partie logique du circuit se comporte finalement correctement, mais en des temps trop courts pour que l'on puisse l'observer. On émet l'hypothèse que cette gigue\footnote{Il s'agit d'une fluctuation parasite rapide du signal.} est le résultat d'un phénomène d'oscillation mécanique lié au bouton poussoir, ce qui sera jugé comme vraisemblable par M. Lebret, professeur d'électronique à l'ENSEIRB-MATMECA. Il s'agit du phénomène de rebonds mécaniques, très courant lorsque l'on utilise de tels boutons.
 
 \subsubsection*{Suppression des rebonds mécaniques}
 
-Afin de supprimer ces rebonds électriques, on met en place un système à base de condensateur et de transistor. Il s'agit d'exploiter le temps de décharge du condensateur, que l'on choisira supérieur à la durée des rebonds, relevés de l'ordre de la milliseconde au maximum (avec l'analyseur logique). On utilise un transistor avec l'émetteur porté à la masse et une résistance de valeur faible ($500$ \ohm) entre le collecteur et la tension positive ($5$ V). On considère que le circuit utilisant l'horloge dispose d'une résistance très grande devant cette valeur de résistance faible (le circuit est réalisé pour satisfaire à cette condition). De fait, dès lors que le transistor est bloqué, le signal de sortie correspond à peu près aux $5$ V, soit un état logique haut. Au contraire, dès que le transistor est saturé, le collecteur est porté à la masse à travers l'émetteur (on néglige la tension de la jonction collecteur-émetteur).
+Afin de supprimer ces oscillations électriques dues aux rebonds mécaniques, on met en place un système à base de condensateur et de transistor, dont le schéma est reporté en annexe \ref{bouton-rebond}. Il s'agit d'exploiter le temps de décharge du condensateur, que l'on choisira supérieur à la durée des rebonds, relevés de l'ordre de la milliseconde au maximum (avec l'analyseur logique). On utilise un transistor avec l'émetteur porté à la masse et une résistance de valeur faible ($500$ \ohm) entre le collecteur et la tension positive ($5$ V). On considère que le circuit utilisant l'horloge dispose d'une résistance très grande devant cette valeur de résistance faible (le circuit est réalisé pour satisfaire à cette condition). De fait, dès lors que le transistor est bloqué, le signal de sortie correspond à peu près aux $5$ V, soit un état logique haut. Au contraire, dès que le transistor est saturé, le collecteur est porté à la masse à travers l'émetteur (on néglige la tension de la jonction collecteur-émetteur).\\
 \begin{itemize}
-\item[--] À la mise sous tension (quand le bouton n'est pas pressé), le condensateur se charge au travers des résistances $R1$ et $R3$ : c'est un circuit RC avec $R = R1 + R3 = 8$ k\ohm.\\
+\item[--] À la mise sous tension (quand le bouton n'est pas pressé), le condensateur se charge au travers des résistances $R_1$ et $R_3$ : c'est un circuit RC avec $R = R_1 + R_3 = 8$ k\ohm.\\
 La constante de temps associée à la charge est donc : $\tau_C = C \cdot R = 10 \cdot 10^{-6} \cdot 8 \cdot 10^3 = 80 \cdot 10^{-3} = 80$ ms.\\
-Le condensateur se charge jusqu'à ce que la tension entre la base du transistor et la masse atteigne la valeur qui correspond au pont diviseur de tension de $R1$ et $R2$, soit : $5 \cdot \frac{2,7}{2,7 + 7,5} = 1,3$ V. Comme l'émetteur du transistor est porté à la masse, cette tension est directement la tension base-émetteur et assure la saturation du transistor (sans pour autant risquer de l'endommager). On a donc un état logique bas à la sortie $H$.\\
-\item[--] Quand le bouton est pressé, la base du transistor est directement portée à la masse et le condensateur commence sa décharge à travers la résistance $R3$. La constante de temps associée à la décharge est donc : $\tau_D = C \cdot R3 = 10 \cdot 10^{-6} \cdot 500 = 5 \cdot 10^{-3} = 5$ ms. Le transistor porté à la masse se bloque et la sortie $H$ devient un état logique haut.\\
-\item[--] Les rebonds du bouton portent pendant un temps très court le circuit dans son état de charge, mais la constante de temps de charge $\tau_C$ est bien supérieure à $\tau_D$ : la durée des rebonds n'est pas suffisante pour compenser la décharge. Globalement,\ le condensateur va continuer de se décharger en étant peu rechargé durant les rebonds et la charge du condensateur de sera pas suffisante pour que le transistor devienne passant. Finalement, quand les rebonds cessent, le condensateur est rapidement déchargé et la sortie $H$ reste à un état logique haut.\\
-\item[--] Quand le bouton est relâché, le condensateur qui est déchargé va commencer sa charge avec la constante de temps $\tau_C$. Les rebonds du bouton vont cette fois-ci à nouveau décharger le condensateur : comme la décharge est encore une fois plus rapide vu $\tau_D << \tau_C$, le condensateur va globalement rester déchargé pendant les rebonds du bouton. La charge du condensateur n'est pas suffisante pour que le transistor sature et la sortie $H$ reste à un état logique haut. Une fois les rebonds terminés, le condensateur va pouvoir terminer sa charge et faire saturer le condensateur, pour amener la sortie $H$ à un état logique bas. Expérimentalement, on constate que le transistor devient à nouveau passant plusieurs millisecondes après la fin des rebonds.\\
+Le condensateur se charge jusqu'à ce que la tension entre la base du transistor et la masse atteigne la valeur qui correspond au pont diviseur de tension de $R_1$ et $R_2$, soit : $5 \cdot \frac{2,7}{2,7 + 7,5} = 1,3$ V. Comme l'émetteur du transistor est porté à la masse, cette tension est directement la tension base-émetteur et assure la saturation du transistor (sans pour autant risquer de l'endommager). On a donc un état logique bas à la sortie $H$.\\
+\item[--] Quand le bouton est pressé, la base du transistor est directement portée à la masse et le condensateur commence sa décharge à travers la résistance $R_3$. La constante de temps associée à la décharge est donc : $\tau_D = C \cdot R_3 = 10 \cdot 10^{-6} \cdot 500 = 5 \cdot 10^{-3} = 5$ ms. Le transistor porté à la masse se bloque et la sortie $H$ devient un état logique haut.\\
+\item[--] Les rebonds du bouton portent pendant un temps très court le circuit dans son état de charge, mais la constante de temps de charge $\tau_C$ est bien supérieure à $\tau_D$ : la durée des rebonds n'est pas suffisante pour compenser la décharge. Globalement,\ le condensateur va continuer de se décharger en étant peu rechargé durant les rebonds et la charge du condensateur ne sera pas suffisante pour que le transistor devienne passant. Finalement, quand les rebonds cessent, le condensateur est rapidement déchargé et la sortie $H$ reste à un état logique haut.\\
+\item[--] Quand le bouton est relâché, le condensateur qui est déchargé va commencer sa charge avec la constante de temps $\tau_C$. Les rebonds du bouton vont cette fois-ci à nouveau décharger le condensateur : comme la décharge est encore une fois plus rapide vu $\tau_D << \tau_C$, le condensateur va globalement rester déchargé pendant la durée des rebonds du bouton. La charge du condensateur n'est pas suffisante pour que le transistor sature et la sortie $H$ reste à un état logique haut. Une fois les rebonds terminés, le condensateur va pouvoir terminer sa charge et faire saturer le condensateur, pour amener la sortie $H$ à un état logique bas. Expérimentalement, on constate que le transistor devient à nouveau passant plusieurs millisecondes après la fin des rebonds.\\
 \end{itemize}
 
-C'est donc grâce au fait que le temps caractéristique de charge $\tau_C$ est grand devant le temps de décharge $\tau_D$, mais également devant la durée des rebonds, que l'on évite les rebonds. Avec le dispositif anti-rebond en place, on peut constater que le système fonctionne correctement, comme en atteste le chronogramme \ref{chronogramme-compteur-fonctionne}.\\
+C'est donc grâce au fait que le temps caractéristique de charge $\tau_C$ est grand devant le temps de décharge $\tau_D$, mais également devant la durée des rebonds, que l'on évite les rebonds. Avec le dispositif anti-rebond en place, on peut constater que le système fonctionne correctement, comme en atteste le chronogramme \ref{chronogramme-compteur-fonctionne} relevé avec l'analyseur logique en présence du circuit d'élimination des rebonds.
 
 \subsubsection*{Montage autonome}
 
-Une fois le multivibrateur astable à transistors réalisé, il a été possible de le relier au circuit de décompte, qui a pu fonctionner de manière autonome. Par ailleurs, on remarque que l'état de départ du système compteur n'est pas défini à priori même s'il n'est pas instable. Cet état de départ dépend donc de l'architecture interne des composants et dans le cas de notre montage, on trouve un état de départ bas.
+Une fois le multivibrateur astable à transistors réalisé, il a été possible de le relier au circuit de décompte, qui a pu fonctionner de manière autonome. Par ailleurs, on remarque que l'état de départ du système compteur n'est pas défini à priori même s'il n'est pas instable. Cet état de départ dépend donc de l'architecture interne des composants et dans le cas de notre montage, on trouve un état de départ bas. Dans le cas où on souhaite un état de départ inverse de l'état du circuit, on pourra utiliser une porte logique inverseuse pour obtenir l'état désiré.
+
 \subsection{Composants actuels, état de l'art et évolution des montages}
 \label{composants-actuels}
 
-Dans l'état de l'art actuel\notecitepage{Tocci}{199}, la manière la plus directe de réaliser un compteur sur un bit consiste à utiliser une bascule synchronisée sur front d'horloge et dont la valeur de sortie s'inverse à chaque cycle. On souhaitera par exemple synchroniser sur le front descendant de l'horloge de sorte que le décompte du premier bit soit effectif un cycle d'horloge après la mise sous tension du système, si on considère que l'horloge démarre avec un état bas.\\
+Dans l'état de l'art actuel\notecitepage{Tocci}{199}, la manière la plus directe de réaliser un compteur sur un bit consiste à utiliser une bascule synchronisée sur front d'horloge et dont la valeur de sortie s'inverse à chaque cycle. On souhaitera par exemple synchroniser sur le front descendant de l'horloge de sorte que le décompte du premier bit soit effectif un cycle d'horloge après la mise sous tension du système, si on considère que l'horloge démarre avec un état bas (si ce n'est pas le cas, on pourra encore une fois inverser sa sortie).\\
 
-C'est bien là le cœur du système que l'on a réalisé : il apparaît bien (en particulier dans le schéma simplifié donné en annexe \ref{incrementation-simplifie} et dans le chronogramme en annexe \ref{chronogramme-compteur-fonctionne}) que le bit $D_0$ est inversé à chaque cycle d'horloge. On remarque alors que le compteur a pour effet de diviser par deux la fréquence de l'horloge pour le premier bit.\\
+C'est bien là le cœur du système que l'on a réalisé : il apparaît bien (en particulier dans le schéma simplifié donné en annexe \ref{incrementation-simplifie} et dans le chronogramme en annexe \ref{chronogramme-compteur-fonctionne}) que le bit $D_0$ est inversé à chaque cycle d'horloge. On remarque alors que le compteur a pour effet de diviser par deux la fréquence de l'horloge pour le premier bit, générant donc une horloge secondaire de rapport cyclique toujours égal à $\frac12$, vu que la fréquence de l'horloge initiale est constante.\\
 
 De la même façon, pour le second bit, on va souhaiter obtenir un état haut (bit égal à $1$) pendant une durée égale à deux périodes de l'horloge. En effet, pendant les deux premiers cycles d'horloge, le bit $D_0$ vaut successivement $0$ ($D=0$) puis $1$ ($D=1$), le bit $D_1$ prend alors la valeur $1$ alors que le bit $D_0$ vaut à nouveau $0$ ($D=2$) puis $1$ ($D=3$) et le bit $D_1$ prend alors à nouveau la valeur $0$ pendant les deux cycles suivants. Cette règle s'étend à $n$ bits et on va donc chercher à diviser la fréquence par deux à mesure que le poids du bit en question augmente.\\
 
@@ -281,11 +282,11 @@ Ainsi, on pourra réaliser simplement un compteur sur $n$ bits en utilisant $n$
 
 On peut appliquer la même logique au montage de synchronisation que nous avons réalisé : on obtient alors le schéma reporté en annexe \ref{incrementation-final-nor}. On peut réaliser le même circuit en utilisant uniquement des portes NON-ET (il faut alors remplacer les portes ET par des portes NON-ET vu que les bascules à base de NON-ET sont à état logique bas actif) : on obtient le schéma reporté en annexe \ref{incrementation-final-nand}.\\
 
-On réalise ce montage fondamental $n$ fois pour $n$ bits en utilisant des portes NON-ET, qui sont disponibles en grande quantité et à faible coût (le composant TTL très répandu \bsc{7400}\notecite{Wikipedia7400} de \bsc{Texas Instruments} comporte 4 portes NON-ET en un seul circuit intégré). Un photographie du montage réalisée est reportée en annexe \ref{compteur-final}.
+On réalise ce montage fondamental $n$ fois pour $n$ bits en utilisant des portes NON-ET, qui sont disponibles en grande quantité et à faible coût (le composant TTL très répandu \bsc{7400} de \bsc{Texas Instruments}\notecite{Wikipedia7400} comporte 4 portes NON-ET en un seul circuit intégré). Un photographie du montage réalisée est reportée en annexe \ref{compteur-final}.
 
 \section{Système complet modulable}
 
-Une fois le compteur réalisé pour $n$ bits, on peut l'associer à différents composants en entrée et en sortie : l'entrée est le signal d'horloge et la sortie l'ensemble des bits constituant le nombre courant du décompte. On peut alors constituer des modules de génération d'horloge en entrée ou différentes modules qui exploitent le décompte en sortie. Ainsi, selon le système que l'on cherche à réaliser, on trouvera différents modules d'entrée et de sortie correspondants. On dresse une liste de quelques exemples de systèmes complets qui sont des applications directes du décompte du temps, et on explicite les modules d'entrée et de sortie du compteur :\\
+Une fois le compteur réalisé pour $n$ bits, on peut l'associer à différents composants en entrée et en sortie : l'entrée est le signal d'horloge et la sortie l'ensemble des bits constituant le nombre courant du décompte. On peut alors constituer des modules de génération d'horloge en entrée ou différentes modules qui exploitent le décompte en sortie. Ainsi, selon le système que l'on cherche à réaliser, on trouvera des modules d'entrée et de sortie adaptés. On dresse une liste de quelques exemples de systèmes complets qui sont des applications directes du décompte du temps et on explicite les modules d'entrée et de sortie du compteur :\\
 
 Système d'affichage du décompte des secondes en représentation binaire :
 \begin{itemize}
@@ -305,7 +306,7 @@ Système d'affichage du décompte des secondes en représentation binaire :
 \begin{itemize}
 \item[--] Module d'entrée : multivibrateur de période correspondante à $30$ secondes, soit une fréquence de $\frac1{30}$ Hz, avec interrupteur pour le départ
 \item[--] Nombre de bits : on veut un décompte de $3$ minutes, soit jusqu'à $6 \cdot 30$ secondes, donc une valeur jusqu'à 6 et on a l'encadrement : $2^3 - 1 = 7 > 6 > 2^2 - 1 = 3$ donc $3$ bits.
-\item[--] Module de sortie : LED pour le rappel toutes les minutes, bipeur piézoélectrique\footnote{Il s'agit d'un composant pouvant-être utilisé simplement pour émettre un son strident, souvent utilisé dans les alarmes.} quand les $3$ minutes sont écoulées et bouton poussoir pour stopper la sonnerie et redémarrer le décompte.\\
+\item[--] Module de sortie : LED pour le rappel toutes les minutes et bipeur piézoélectrique\footnote{Il s'agit d'un composant pouvant-être utilisé simplement pour émettre un son strident, souvent utilisé dans les alarmes.} déclenché quand les $3$ minutes sont écoulées.\\
 \end{itemize}
 
 On cherchera à réaliser la première et la dernière proposition pour concrétiser ces montages de décompte du temps.
@@ -313,20 +314,20 @@ On cherchera à réaliser la première et la dernière proposition pour concrét
 \begin{figure}[!h]
 \centering
 \includegraphics[width=9cm]{ne555-systemes.png}
-\caption{Circuit intégré \emph{NE555} utilisé pour les systèmes complets}
+\caption{Schéma du circuit intégré \emph{NE555} utilisé pour les systèmes complets}
 \label{ne555-systemes}
 \end{figure}
 
-On réalise les horloges avec des composants (figure \ref{ne555-systemes}) \emph{NE555} utilisé en mode multivibrateur et des valeurs des composants périphériques pour obtenir les fréquences désirées, d'après les formules énoncées dans la partie \ref{signal-carre-montages} en page \pageref{signal-carre-montages}. En particulier, il sera souhaitable d'obtenir un rapport cyclique $\alpha$ égal à $\frac12$ (par exemple pour obtenir des clignotements de LEDs équilibrés). Si on prend une valeur de $R2$ faible devant $R1$ (on souhaitera une valeur au moins 100 fois plus faible, par exemple), $R2$ est négligeable devant $R1$, et deux fois plus négligeable devant $2R1$ et donc :
-$$\alpha = 1 - \frac {R1} { (R2 + 2R1) } \approx 1 - \frac{R1}{2R1} = \frac12$$
-En pratique, on prendra pour $R2$ une valeur de 500 \ohm.\\
+On réalise les horloges avec des composants (figure \ref{ne555-systemes}) \emph{NE555} utilisé en mode multivibrateur et des valeurs des composants périphériques pour obtenir les fréquences désirées, d'après les formules énoncées dans la partie \ref{signal-carre-montages} en page \pageref{signal-carre-montages}. En particulier, il sera souhaitable d'obtenir un rapport cyclique $\alpha$ égal à $\frac12$ (par exemple pour obtenir des clignotements de LEDs équilibrés). Si on prend une valeur de $R_2$ faible devant $R_1$ (on souhaitera une valeur au moins 100 fois plus faible, par exemple), $R_2$ est négligeable devant $R_1$, et deux fois plus négligeable devant $2R1$ et donc :
+$$\alpha = 1 - \frac {R_1} { (R_2 + 2R_1) } \approx 1 - \frac{R_1}{2R_1} = \frac12$$
+En pratique, on prendra pour $R_2$ une valeur de 500 \ohm.\\
 
-Le premier montage est réalisé avec en entrée un horloge de fréquence environ égale à $1$ Hz, obtenue avec les valeurs des composants suivantes : $R1 = 72$ k\ohm\ et $C1 = 10$ \microf. On réalise le compteur sur $3$ bits, soit un décompte jusqu'à $7$ secondes. Le module de sortie, dont le schéma électronique du système est reporté en annexe \ref{systeme-led}, utilise un transistor NPN (avec un pont diviseur de tension) pour chaque LED, afin d'éviter que le courant nécessaire pour la LED ne passe par le circuit logique. De plus, On utilisera une résistance variable de l'ordre de $10$ k\ohm\ en série avec la LED pour régler la luminosité (et donc le courant consommé). Les valeurs nécessaires de résistance dépendront de la couleur de la LED et de l'intensité souhaitée. On pourra remplacer cette résistance variable par une résistance de la valeur obtenue par expérimentation. Un photographie du montage réalisée est reportée en annexe \ref{systeme-led-photo}.\\
+Le premier montage est réalisé avec en entrée un horloge de fréquence environ égale à $1$ Hz, obtenue avec les valeurs des composants suivantes : $R_1 = 72$ k\ohm\ et $C_1 = 10$ \microf. On réalise le compteur sur $3$ bits, soit un décompte jusqu'à $7$ secondes. Le module de sortie, dont le schéma électronique du système est reporté en annexe \ref{systeme-led}, utilise un transistor NPN (avec un pont diviseur de tension) pour chaque LED, afin d'éviter que le courant nécessaire pour la LED ne passe par le circuit logique. De plus, On utilisera une résistance variable de l'ordre de $10$ k\ohm\ en série avec la LED pour régler la luminosité (et donc le courant consommé). Les valeurs nécessaires de résistance dépendront de la couleur de la LED et de l'intensité souhaitée. On pourra remplacer cette résistance variable par une résistance de la valeur obtenue par expérimentation. Un photographie du montage réalisée est reportée en annexe \ref{systeme-led-photo}.\\
 
-Pour le dernier système avec compteur sur 3 bits, dont le schéma électronique est reporté en annexe \ref{systeme-alarme}, on souhaite tout d'abord faire clignoter une LED avec une période de $30$ secondes (pour attirer l'attention de l'usager), qui correspond à la période du signal d'horloge. On obtient cette période avec les composants suivants : $R1 = 98$ k\ohm\ et $C1 = 220$ \microf. On connecte donc la LED en série avec une résistance (variable ou non) au travers d'un transistor (vu les considérations faites pour le premier montage) et la LED sera déclenchée avec l'état haut du signal d'horloge. Afin de détecter que les $3$ minutes sont écoulées, on s'intéresse aux bits $D_1$ et $D_2$. En effet, on veut un décompte jusqu'à six, exprimé $110$ en binaire : on teste donc les bits de poids 1 et 2, avec une porte logique ET. La sortie de cette porte est reliée à une bascule RS de sorte que dès que les bits de poids 1 et 2 sont à $1$, l'entrée S de la bascule soit activée et passe $Q$ à 1 et $\overline{Q}$ à 0. On relie alors la sortie de $\overline{Q}$ à l'alimentation $VH$ de l'horloge, de sorte que dès que les $3$ minutes sont écoulées, le décompte s'arrête. La sortie $Q$ de la bascule sera reliée à l'alimentation d'un multivibrateur astable réalisé avec un \emph{NE555} de période $1$ seconde (avec les valeurs déjà évoquées), dont la sortie est elle-même reliée à l'alimentation d'un second multivibrateur astable. Ce dernier multivibrateur, toujours réalisé avec un \emph{NE555} avec une fréquence adaptée pour commander un bipeur piézoélectrique, qui émet un son quand il est stimulé par une fréquence proche de sa fréquence de résonance, de l'ordre de quelques kHz. On ne connaît pas la fréquence de résonance précise du composant utilisé : on utilisera alors une résistance variable pour déterminer expérimentalement une valeur qui produit un son satisfaisant, que l'on pourra remplacer par une résistance de la valeur obtenue.\\
+Pour le dernier système avec compteur sur 3 bits, dont le schéma électronique est reporté en annexe \ref{systeme-alarme}, on souhaite tout d'abord faire clignoter une LED avec une période de $30$ secondes (pour attirer l'attention de l'usager), qui correspond à la période du signal d'horloge. On obtient cette période avec les composants suivants : $R_1 = 98$ k\ohm\ et $C_1 = 220$ \microf. On connecte donc la LED en série avec une résistance (variable ou non) au travers d'un transistor (vu les considérations faites pour le premier montage) et la LED sera déclenchée avec l'état haut du signal d'horloge. Afin de détecter que les $3$ minutes sont écoulées, on s'intéresse aux bits $D_1$ et $D_2$. En effet, on veut un décompte jusqu'à six, exprimé $110$ en binaire : on teste donc les bits de poids 1 et 2, avec une porte logique ET. La sortie de cette porte est reliée à une bascule RS de sorte que dès que les bits de poids 1 et 2 sont à $1$, l'entrée S de la bascule soit activée et passe $Q$ à 1 et $\overline{Q}$ à 0. On relie alors la sortie de $\overline{Q}$ à l'alimentation $VH$ de l'horloge, de sorte que dès que les $3$ minutes sont écoulées, le décompte s'arrête. La sortie $Q$ de la bascule sera reliée à l'alimentation d'un multivibrateur astable réalisé avec un \emph{NE555} de période $1$ seconde (avec les valeurs déjà évoquées), dont la sortie est elle-même reliée à l'alimentation d'un second multivibrateur astable. Ce dernier multivibrateur, toujours réalisé avec un \emph{NE555} avec une fréquence adaptée pour commander un bipeur piézoélectrique, qui émet un son quand il est stimulé par une fréquence proche de sa fréquence de résonance, de l'ordre de quelques kHz. On ne connaît pas la fréquence de résonance précise du composant utilisé : on utilisera alors une résistance variable pour déterminer expérimentalement une valeur qui produit un son satisfaisant, que l'on pourra remplacer par une résistance de la valeur obtenue.\\
 
-Pour ce dernier multivibrateur, on utilise un condensateur de $0,22$ \microf\ et une résistance $R8 = 500$ \ohm. On trouve alors des fréquences de l'ordre de quelques kHz pour des valeurs de $VR2$ de l'ordre de l'ordre de quelques k\ohm. De cette façon, on entendra un son émis en alternance sur une fréquence de $1$ Hz, qui correspondra à l'alarme sonore. Le bipeur est connecté à la sortie du dernier multivibrateur au travers d'un transistor (même considération que pour la LED) avec une résistance variable en série, pour contrôler son volume (et donc la consommation en courant).\\
+Pour ce dernier multivibrateur, on utilise un condensateur de $0,22$ \microf\ et une résistance $R_8 = 500$ \ohm. On trouve alors des fréquences de l'ordre de quelques kHz pour des valeurs de $VR_2$ de l'ordre de l'ordre de quelques k\ohm. De cette façon, on entendra un son émis en alternance sur une fréquence de $1$ Hz, qui correspondra à l'alarme sonore. Le bipeur est connecté à la sortie du dernier multivibrateur au travers d'un transistor (même considération que pour la LED) avec une résistance variable en série, pour contrôler son volume (et donc la consommation en courant).\\
 
-L'alarme sonore pourra être désactivée avec un bouton poussoir, relié d'une part au 5V et d'autre part à l'entrée R de la bascule RS, qui réinitialisera le système en plaçant l'état $Q$ à 0 et $\overline{Q}$ à 1 (l'horloge redémarre, les deux autres multivibrateurs ne sont plus alimentés). On remarque que les rebonds du bouton ne sont pas importants puisque seul un état haut sera actif sur l'entrée R (on réalisé un bascule à base de portes NON-OU/NI). Afin d'éviter un état indéterminé quand le bouton n'est pas pressé, on relie l'entrée R de la bascule à la masse, avec un faible résistance (on prendra $R5 = 500$\ohm). Un photographie du montage réalisée est reportée en annexe \ref{systeme-alarme-photo}.\\
+L'alarme sonore pourra être désactivée avec un bouton poussoir, relié d'une part au 5V et d'autre part à l'entrée R de la bascule RS, qui réinitialisera le système en plaçant l'état $Q$ à 0 et $\overline{Q}$ à 1 (l'horloge redémarre, les deux autres multivibrateurs ne sont plus alimentés). On remarque que les rebonds du bouton ne sont pas importants puisque seul un état haut sera actif sur l'entrée R (on réalisé un bascule à base de portes NON-